# Best Available Copy

### PLASMA PROCESSING METHOD

Patent number:

JP6208972

**Publication date:** 

1994-07-26

Inventor:

OKUMURA TOMOHIRO; SUZUKI NAOKI; HOUCHIN

RIYUUZOU

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H01L21/28; H01L21/302; H01L21/304; H01L21/02; (IPC1-7):

H01L21/302; H01L21/28; H01L21/304


- european:

Application number: JP19930003142 19930112 Priority number(s): JP19930003142 19930112

Report a data error here

### Abstract of JP6208972

PURPOSE:To suppress abnormal discharge by adding the mixture gas containing CF4 used as etching gas with the mixture gas containing at least one of SF6, C2F6, or NF3. CONSTITUTION:An upper part electrode 1 and a lower electrode 2 are, with a specified interval, assigned in parallel in a reaction chamber 3. Many gas introduction openings 4 are provided on the lower part electrode 2 side of the upper part electrode 1. The upper part electrode 1 is connected to a high frequency power source 5, and the lower part electrode 2 is earthed. Relating to etching gas, the mixture gas of CF4 containing 10% of O2 is added with SF6 far suppressing abnormal discharge, then introduced from the gas introduction openings into the reaction chamber 3. The mixture gas of CF4 and O4, and SF6 are flow-controlled by a mask controller. Further, the reaction gas for Si2 film deposition is also introduced from the gas introduction openings into the reaction chamber 3.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-208972

(43)公開日 平成6年(1994)7月26日


(51) Int.Cl.5		識別記号		庁内整理番号	FΙ	技術表示簡
H01L 2	1/302		F A	9277 – 4M 9277 – 4M 7376 – 4M 8832 – 4M		
	•					
21	1/28					
	1/304	3 4 1				
					審査請求	未請求 請求項の数1 OL (全 5 頁)
(21)出願番号	特願	<b>頁平5-3142</b>			(71)出願人	000005821
						松下電器産業株式会社
(22)出願日	平成	5年(1993	) 1 F	月12日		大阪府門真市大字門真1006番地
					(72)発明者	奥村 智洋
						大阪府門真市大字門真1006番地 松下電器
						産業株式会社内
					(72)発明者	鈴木 直樹
						大阪府門真市大字門真1006番地 松下電器
						産業株式会社内
					(72)発明者	宝珍 隆三
						大阪府門真市大字門真1006番地 松下電器
						産業株式会社内
					(7.4) (hm 1	弁理士 小鍜治 明 (外2名)

# (54) 【発明の名称】 プラズマ処理方法

## (57)【要約】

【目的】 プラズマエッチング方法及びプラズマクリーニング方法において、特に相対向する電極間距離が小さい場合、CF₁を含む混合ガスを用いてガスプラズマを発生させるときに生じやすい異常放電を抑制する。

【構成】 エッチングガス(クリーニングガス)として 用いるCF4を含む混合ガスに、SF6、C2F6、NF3 のうち少なくともひとつを含む混合ガスを添加すること により、ガスプラズマを発生させるときに生じやすい異 常放電を抑制することができる。



1

### 【特許請求の範囲】

【請求項1】 真空容器内に2つの電極を有し、前記2 つの電極間の距離が、前記2つの電極のうち直径(電極 形状が円形でない場合は電極の対角線の長さ)が小さい 方の電極の直径(電極形状が円形でない場合は電極の対 角線の長さ)の1/15以下であるプラズマ処理装置に おいて、前記真空容器内にCF4を含む混合ガスを導入 し、前記2つの電極間に高周波電力を印加してガスプラ ズマを発生させるプラズマ処理方法であって、前配CF 4を含む混合ガスに、SFa、C2Fa、NFaのうち少な 10 くともひとつを含む混合ガスを添加することを特徴とす るプラズマ処理方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、プラズマエッチング 方法及びプラズマクリーニング方法に関し、特に相対向 する電極間の距離が小さい場合、CF4を含む混合ガス を用いてガスプラズマを発生させるときに生じやすい異 常放電を抑制することができるものに関する。

[0002]

【従来の技術】半導体集積回路の製造に用いられるプラ ズマエッチング装置の模式図を図1に示す。図1におい て、上部電極1と下部電極2は電極間距離 dを隔てて反 応室3内に平行に設置される。半導体基板6は下部電極 2上に置かれる。上部電極1の下部電極2側にはガス導 入口4が設けられる。下部電極2は高周波電源5に接続 されており、上部電極1は接地される。エッチングガス は、ガス導入口4から反応室3内に導入される。

【0003】大型の液晶基板の製造に用いられるプラズ マエッチング装置の構成も、基本的に図1と同様なもの 30 である。

【0004】半導体集積回路や液晶基板の製造におい て、SiOzあるいはSizNa等をエッチングする際、 一般にCF4を含むガスがエッチングガスとして用いら れている。CF4にO2を混合すると、CF4のみによる エッチングに比べて、エッチング速度が増大するため、 CF4O2添加したガスがエッチングガスとして使用され ている。また、エッチングしようとしている絶縁膜と下 地Siとのエッチング選択比を向上させるため、CHF ₃またはH₂を混合することも一般に行われている。

【0005】電極間距離 dを、上部電極1と下部電極2 のうち直径(電極形状が円形でない場合は電極の対角線 の長さ) が小さい方の電極の直径(電極形状が円形でな い場合は電極の対角線の長さ)の1/15以下となるよ うにすると、プラズマが電極間に閉じ込められるためプ ラズマ密度が上昇し、エッチング速度が増大する。この 方法は、ナローギャップRIE法として実用化されてい る。ナローギャップRIE法においても、エッチングガ スとしてはCF4を含む混合ガスが用いられる。

理として実用化されているものには、以上に述べたプラ ズマエッチング方法の他に、ブラズマCVD方法による 膜堆積の工程終了後に行うプラズマクリーニング方法が ある。

【0007】とくにAI配線の形成後の工程においてS iOzやSizNaを堆積する方法として、低温で膜形成 が可能なプラズマCVD方法が広く用いられている。半 導体積層回路の製造に用いられるプラズマCVD装置の 模式図を図2に示す。図2において、上部電極1と下部 電極2は電極間距離d2を隔てて反応室3内に平行に配 置される。半導体基板6は下部電極2上に置かれる。上 部電極1の下部電極2側にはガス導入口4が設けられ る。上部電極1は高周波電源5に接続されており、下部 電極2は接地される。反応ガスは、ガス導入口4から反 応室3内に導入する。

【0008】液晶基板の製造に用いられるプラズマCV D装置の構成も、枚葉式に関しては基本的に図2と同様 なものである。バッチ式については、図3に示すような トレーに基板を固定して成膜を行うトレー式が採用され 20 ている。図3において、電極1とトレー2は電極間距離 d<sub>3</sub>を隔てて反応室3内に平行に配置される。また、処 理能力を高めるために、一対の電極1とトレー7はヒー ター8の両側に2組設けられのが一般的である。液晶基 板6はトレー7に固定される。電極1のトレー7側には ガス導入口が設けられる。電極1は高周波電源5に接続 されており、トレー7は接地され第2の電極(アース電 極)としての機能を持つ。反応ガスは、ガス導入口4か ら反応室3内に導入する。

【0009】プラズマCVD方法において、電極間距離 を、上部電板1 (トレー式の場合電極1) と下部電極2 (トレー式の場合トレー7) のうち直径(電極形状が円 形でない場合は電極の対角線の長さ)が小さい方の電極 の直径(電極形状が円形でない場合は電極の対角線の長 さ)の1/15以下となるようにすると、堆積速度が著 しく増大する。この方法も、ナローギャッププラズマC VD法として実用化されている。

【0010】プラズマCVD方法によって基板上に絶縁 膜を堆積すると、上部・下部の各電極(トレー式の場合 電極とトレー) 及び反応室内壁に絶縁物が堆積する。こ 40 の堆積物は反応中あるいは基板搬送中にはがれを起こ し、ダストとなる。さらに、一般に上部電極(トレー式 の場合電極)に設けられているガス導入口(通常は内径 0. 4~1. 0 mm程度の穴) に堆積物がつまると、堆 積速度の基板面内均一性が悪化する。

【0011】このため、プラズマCVD方法による膜堆 積の工程終了後、基板を反応室の外へ出したのちに、エ ッチングガスを反応室に導入しプラズマを発生させるこ とにより、反応室内壁及び電極に堆積した絶縁物を取り 除くことを目的としてプラズマクリーニングが行われて 【0006】CF4を含む混合ガスを用いたプラズマ処 50 いる。 (トレー式の場合はトレーはオフラインでクリー

ニングする。)このプラズマクリーニング方法において も、プラズマエッチング方法と同様、エッチングガスと して一般にCF4を含む混合ガスが用いられる。

### [0012]

【発明が解決しようとする課題】以上に述べたことから 明らかなように、プラズマエッチング方法としてプラズ マクリーニング方法は、ともに絶縁膜を取り除くという 点において共通性をもつ技術である。エッチングガス、 クリーニングガスとしては一般にCF4を含む混合ガス が用いられ、また、プラズマエッチング方法におけるエ 10 ッチング速度の増大、あるいはプラズマCVD方法にお ける堆積速度の著しい増大を図るため、ともに電極間距 離を小さくするナローギャップ化が行われている。

【0013】しかしながら、CF4を含む混合ガスを用 いた場合、電極間距離を上部電極(トレー式プラズマC VD装置の場合電極)と下部電極(トレー式プラズマC VD装置の場合トレー) のうち直径 (電極形状が円形で ない場合は電極の対角線の長さ) が小さい方の電極の直 径(電極形状が円形でない場合は電極の対角線の長さ) の1/15以下となるようにすると、プラズマが不安定 20 となることがある。とくに反応室内の圧力を下げて、高 周波電力を大きくしたときに異常放電が発生しやすくな る。異常放電とは、プラズマ密度が異常に高い部分が局 所的に生じる現象で、エッチングあるいはクリーニング の面内均一性の低下はもちろん、電極および基板の損傷 をも引き起こす。異常放電が起こるときは、エッチング 速度あるいはクリーニング速度を犠牲にして高周波電力 を小さくせざるを得ない。 本発明は、このような従来 方法の問題点に鑑み、プラズマエッチング方法及びプラ ズマクリーニング方法に関し、とくに相対する電極間距 30 離が小さい場合、CF4を含む混合ガスを用いてガスプ ラズマを発生させるときに生じやすい異常放電を抑制す ることを目的とするものである。

### [0014]

【課題を解決するための手段】本発明では、エッチング ガス(クリーニングガス)として用いるCF4を含む混 合ガスに、SF<sub>6</sub>、C<sub>2</sub>F<sub>6</sub>、NF<sub>3</sub>のうち少なくともひと つを含む混合ガスを添加する。

### [0015]

【作用】本発明によれば、エッチングガス(クリーニン 40 グガス)として用いるCF4を含む混合ガスにSF6、C 2 F6、NF3のうち少なくともひとつを含む混合ガスを 添加することにより、プラズマの安定化が図れ、その結 果電極間距離が小さい場合に生じやすい異常放電を抑制 することができる。

### [0016]

【実施例】以下、多層配線構造をもつ反動体集積回路の 製造工程における、層間SiOz膜堆積に利用されるプ ラズマCVD方法による膜堆積工程終了後のクリーニン グ工程を例にとって説明する。なお、実験に用いた装置 50 に添加する異常放電抑止のためのガスとしてSF。を用

は、6インチ半導体基板用プラズマCVD装置である。

【0017】図2において、直径が150mmの上部電 極1と同じく直径が150mmの下部電極2が距離5m mを隔てて反応室3内に平行に配置されている。上部電 極1の下部電極2側には穴径0.5mmガス導入口4が 多数(約3000個)設けられている。上部電極1は高 周波電源5に接続されており、下部電極2は接地され る。エッチングガス (クリーニングガス) は、CF4に O<sub>2</sub>を10%含んだ混合ガスに、異常放電抑制のための SFaを添加した後、ガス導入口4から反応室3内に導 入する。CF4とO2の混合ガス及びSF6は、マスフロ ーコントローラ(図示していない)によって流量制御が 可能となっている。また、SIO2膜堆積のための反応 ガスも、エッチングガス(クリーニングガス)と同様、 ガス導入口4から反応室3内に導入する。

【0018】図4は、SiOz膜を通常の堆積条件で半 導体基板上に 2 μ m 堆積した後、基板を反応室の外へ出 したのちに、反応室内の圧力を500mmTorr、エ ッチングガス(クリーニングガス)の総流量を60sc cm (一定) とし、SF6の添加量(流量比)を0~2 0%と変化させて、異常放電が起きず正常な放電が可能 となる最大の髙周波電力を求めたものである。

【0019】図4からわかるように、SF。添加量が0% のときは、正常放電する条件は存在しない。SFo添加量 を増加するに従って、正常放電可能な最大の高周波電力 が大きくなっている。SFι添加量が20%となると、 1000W放電が可能となる。さらにSF6添加量を大 きくすると、正常放電可能な最大の高周波電力はさらに

【0020】本実施例では半導体集積回路の製造に利用 されるプラズマCVD方法による膜堆積工程終了後のク リーニング工程について説明したが、本発明は、液晶基 板の製造に用いられるプラズマCVD装置等、他のプラ ズマCVD装置におけるクリーニング方法、あるいは半 導体集積回路、液晶基板等の製造に利用されるプラズマ エッチング方法にも適用可能である。

【0021】また、本実施例ではCF4を含む混合ガス としてCF4にO2を10%含んだものを用いているが、 O<sub>2</sub> の混合比はもちろん10%に限定されるものではな い。あるいは、CF4を含む混合ガスにはO2以外の成 分、例えばCHF3やH2が含まれていてもよい。

【0022】また、本実施例では電極間距離が5mmで ある場合について説明したが、本発明は、電極間距離を 2つの電極のうち直径 (電極形状が円形でない場合は電 極の対角線の長さ)が小さい方の電極の直径(電極形状 が円形でない場合は電極の対角線の長さ)の1/15以 下となるようにした場合のあらゆるプラズマ処理方法に 適用可能である。

【0023】また、本実施例ではCFィを含む混合ガス

5

いたものについて説明したが、添加ガスはSF。に限定されるものではなくSF。、C2F。、NF2のうち少なくともひとつを含む混合ガスを添加しても同様の効果が得られる。

# [0024]

【発明の効果】以上に説明したように、本発明によれば、プラズマCVD装置において、クリーニングガス (エッチングガス) として用いるCF4を含む混合ガスに、SF6、C2F6、NF3のうち少なくともひとつを含む混合ガスを添加することによって、異常放電を発生さ 10 せることなくクリーニングが行えるようになる。

【0025】プラズマエッチング方法においても全く同様に、エッチングガスとして用いるCF4を含む混合ガスに、SF6、C2F6、NF3のうち少なくともひとつを含む混合ガスを添加することによって、異常放電の発生

を抑制することができる。

# 【図面の簡単な説明】

【図1】プラズマエッチング装置の構成図

【図2】本発明の一実施例におけるプラズマCVD装置の構成図


### 【図3】従来のCVD装置の構成図

【図4】正常な放電が可能となる最大の高周波電力とSF6添加量との関係を示す特性図


### 【符号の説明】

- 7 1 上部電極
  - 2 下部電極
  - 3 反応室
  - 4 ガス導入口
  - 高周波電源

【図1】



【図2】



[図3]

